[Projet AES/MVS] Neo-C1 de remplacement !

[ragefan]

A priori il y en a qui sont 3.3 mais 5v "tolérant" mais je sais pas ce que ça veut dire.

C'est dur d'adapter les entrées en 3.3v avec des résistances ?

[Xrider]

A priori il y en a qui sont 3.3 mais 5v "tolérant" mais je sais pas ce que ça veut dire.

C'est dur d'adapter les entrées en 3.3v avec des résistances ?

C'est simple, mais ce n'est pas propre.
Les premiers everdrive megadrive V2 était conçu comme cela, il suffot de rajouter une resistance de 100ohms en série sur la ligne
Il vaut mieux passer par des composants actif pour faire la passerelle.

[Xrider]

Hey, quelqu'un avance sur le sujet?
Je suis en plus tenté par l'expérience Microchip, et le fait que les puces sont encore produites.

J'ai le dossier du PCB souple (a finaliser) a te donner

[Illusionrip]

@Xrider t'as un aperçu du flex ?

[Xrider]

@Xrider t'as un aperçu du flex ?

C'etait une premiere ébauche :


Il faut remplacer l'empreinte du bas par le cpld cible

[Xrider]

@Xrider t'as un aperçu du flex ?

C'etait une premiere ébauche :


Il faut remplacer l'empreinte du bas par le cpld cible
Si vous me donnez le cpld cible, je vous termine le design

[Illusionrip]

bon j'ai compilé sous quartus II le verilog du C1 de Furrtek.
le pin mapping de l'EPM3128ATC144 n'est pas suffisant, il manque 2 pins

faut passer au EPM3256AQC208-10

j'ai compile et ca passe sur celui la

[Garfield56]

[Illusionrip]

apres correction du code, j'ai réussi a diminue le nombre de pins nécessaires, la compilation est réussi sous l'EPM3128ATC144

on continue avec le pin assignement et semaine prochaine le design du flex

[FuMaKo]

Y a-t-il des nouvelles à ce sujet ? Je trouve que c'est un travail incroyable, et je pense qu'il est sous-estimé, car le NEO-C1 est responsable de la mort de 90 % des cartes mères.

[Illusionrip]

J’ai retravaillé le code , il me reste juste le test final à faire
Peut être ce week end

[Bouz]

(Accessoirement, depuis la dernière fois, il a recupéré des CPLD, designé le flex, conçu un adaptateur pour programmer le CPLD in situ et fait un redesign correctif du flex)