[Projet AES/MVS] Neo-C1 de remplacement !

[Illusionrip]

Si c’est possible ce serait excellent

[Xrider]

Et si.... (parler, ça ne coûte rien) on faisait un trou rectangulaire sans le flex poir souder le flex par l'intérieur? (Je le sais pas si je suis clair)
Ca permettrait de faire passer les pistes autour de l'empreinte de la puce plutôt qu'au centre!

Je ne voyais rien d’autre

[Bouz]

Mince, alors j'ai bien perdu mon temps. Je vais profiter du reste de mes vacances et voir si je peux aider plus tard sur quelque chose.

[Xrider]

Mince, alors j'ai bien perdu mon temps. Je vais profiter du reste de mes vacances et voir si je peux aider plus tard sur quelque chose.

Je suis overbooké, mais je vous propose de faire le pcb.
Donnez moi juste la ref target CPLD 5V, je m'occupe de reste

Je connecterai les I/O configurable sur l'ensemble de pin du NEO-C1 + power line

On fait un direct NeoC1 <-> CPLD (+ capa de decouplage)

[Xrider]

Ok pour cette ref ?
EPM3128ATC100-10N ?

[Xrider]

Bon, ben le 3128 me semble bien lite finalement...

@Bouz, je te laisse confirmer ce que je pense...

[Xrider]

Dommage, ca semblait bien rouler notre affaire...

[Bouz]

Hello, ce modèle existe en version 144 broches, avec 96 IO (et il faut en enlever 4 pour le JTAG).
Ca marche déjà mieux, mais je ne peux pas tester le mapping avec mon téléphone.

[Bouz]

... et c'est peut-être pour ça qu'il y avait des buffers sur les schémas de l'ami Furrtek. Moins de broches et 2 buffers pour compenser. A voir ce qu'on peut faire avec 80 broches et des buffers, ou avec 96 broches (92?).
On peut peut-être récupérer les broches en lecture du JTAG (il n'y en a peut-être qu'une) et les router aussi...
Bref, il y a un petit boulot d'analyse que je pourrai faire avec un ordinateur sous la main.
Quelqu'un a repéré combien de broches d'horloge il va falloir? La partie synchrone d'un CPLD nécessite de câbler les signaux d'horloge sur les broches dédiées.

[Xrider]

... et c'est peut-être pour ça qu'il y avait des buffers sur les schémas de l'ami Furrtek. Moins de broches et 2 buffers pour compenser. A voir ce qu'on peut faire avec 80 broches et des buffers, ou avec 96 broches (92?).
On peut peut-être récupérer les broches en lecture du JTAG (il n'y en a peut-être qu'une) et les router aussi...
Bref, il y a un petit boulot d'analyse que je pourrai faire avec un ordinateur sous la main.
Quelqu'un a repéré combien de broches d'horloge il va falloir? La partie synchrone d'un CPLD nécessite de câbler les signaux d'horloge sur les broches dédiées.

Merci pour les infos aurelien, je regarde ça asap

[Bouz]

Je m'y colle en rentrant, au pire, mais sur un téléphone, ce n'est pas pratique du tout!

[Xrider]

Je m'y colle en rentrant, au pire, mais sur un téléphone, ce n'est pas pratique du tout!

Je te donnerrai l'ensemble des données du PCB que j'ai commencé a réaliser, j'ai vraiment pas le temps d'aller plus loins avec tous les projets en cours.
Si vous avez besoin, je serai la

La PlayStation me bouffe tout mon temps